PAT-NO:

JP402183558A

DOCUMENT-IDENTIFIER:

JP 02183558 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

July 18, 1990

INVENTOR-INFORMATION:

NAME

HIROKI, MASANORI

ASSIGNEE-INFORMATION:

NAME

HITACHI LTD

COUNTRY N/A

APPL-NO:

JP01003531

APPL-DATE:

January 10, 1989

INT-CL (IPC): H01L027/04, H01L027/088 , H01L029/784

### ABSTRACT:

PURPOSE: To prevent electrostatic destruction caused by current concentration in an output buffer circuit by forming a low resistance region on a semiconductor substrate between an output buffer circuit and a guard ring wiring.

CONSTITUTION: A chip la is constituted of the following; a scribe guard ring wiring 2 arranged on the most outer periphery of the chip, a peripheral circuit region 3a arranged at the center of the chip 1a, memory cell array 4, 4 arranged above and under the peripheral circuit region 3a, a plurality of

peripheral circuit region 3b arranged in the width direction of chip 1a, and input-output circuit regions 5 arranged on both ends of the chip 1a. By the action of a resistance region between the guard ring wiring 2 and a semiconductor substrate, the electric charge flowing through an output buffer circuit is restrained. Thereby, electrostatic destruction caused by current concentration in the output buffer circuit can be prevented.

COPYRIGHT: (C) 1990, JPO&Japio

# ◎ 公 開 特 許 公 報 (A) 平2-183558

®Int. Cl. ⁵

識別配号

庁内築理番号

@公開 平成2年(1990)7月18日

H 01 L 27/04 27/088 29/784 D 7514-5F

7735-5F H 01 L 27/08 8422-5F 29/78 102 F 301 K

審査請求 未請求 請求項の数 7 (全11頁)

の発明の名称 半導体装置

②特 願 平1-3531

②出 願 平1(1989)1月10日

⑩発 明 者 尋 木 正 紀

東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

勿出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台 4 丁目 6 番地

個代 理 人 弁理士 筒井 大和

明細行

1. 発明の名称 半導体装置

- 2. 特許崩束の範囲
  - 1. 半切体チップの最外周に導管体からなるがードリング配線が周設され、かつ、前記半導体チップの内方に形成された入出力回路領域に遊飲の出力トランジスタによって視成された出力によって回路を備える半導体装置であって、間における半導体基板に抵抗領域を形成したことを特徴とする半導体装置。
  - 2. 前記抵抗領域が、前記半辺体基板に所定定域を形の不純物が引入されてなる第1の半辺体領域の下部に形成なりに第1の半辺体領域の下部に形成がから、前記第1の半辺体領域と同じ辺電形の不純成が記まれてなる第2の半辺体領域とから出力であるとともに、前記抵抗領域は前記出力で電

気的に接続されていることを特徴とする請求項 1 記載の半級体装置。

- 3. 半羽体チャップの入出の間域域に形成された力のかから出りに形成はするというというというというというというというというないないないないのでは、いいのでは
- 4. 前記半辺体チャプの设外周には迎電体からなるがードリング配線が周設されており、前記が ードリング配線の下層の半距体基板において、 前記抵抗領域を第1の抵抗領域としてこれに対 応する部分に第2の抵抗領域が形成され、前記 第2の抵抗領域は前記ガードリング配線と電気

的に接続されていることを特徴とする請求項 3 記載の半導体装置。

- 5. 半導体チップに形成された外部端子から 記半される信号、または電源電圧用配線が、前記半導体チップの人出力回路領域に形成された力 なまたは出力 MIS形トラントの記コンタを構成するであって、前記人力、または出力 MISの距離ホール部と、前記人力、または出力 MISの距離 を、前記外部端子に近づくにしたがってとなるようにしたことを特徴とする半導体装置
- 6. 前記コンタクトホール部とゲート電極との間の距離が、前記外部端子に近づくにしたがって 段階的に大となるようにしたことを特徴とする 請求項5記載の半導体装置。
- 半導体チップの最外周に周設された導電体からなるガードリング配線の内周に、前記半導体チップに形成された集積回路素子領域の少なくとも一部を囲み、かつ前記ガードリング配線に

する入力MOS形トランジスタの静電破壊を防止 する技術が開示されている。

すなわち、従来技術においては、第10図、及び第11図に示すように、ポンディング・パッロのは、いまないのののは、カンジスタののでは、数層32aとがり形半導体基板33に形成された半導体装置において、上記パッド30と拡散性におりるので、拡散層32bを囲み、かのでは、ないであるのので、拡散層32bを用み、かのでは、ないので、拡散層32bを用み、かのでは、ないので、拡散層32bを用み、かので、拡散層32bを用み、かのので、拡散層32bを用み、かののので、拡散層32bを形成している。

これによって、n°拡散層32bとp形半導体基板33との間の抵抗値を高め、接合耐圧を向上させ、この接合部分における静電破壊を防止している。

## 〔発明が解決しようとする課題〕

ところが、上記公報に記載された技術において は以下の問題があることを本発明者は見出した。

#### 3. 発明の詳細な説明

#### 〔産業上の利用分野〕

本発明は半導体装置技術に関し、特に、静電破 壊防止に適用して有効な技術に関するものである。 (従来の技術)

この種の技術について記載されている例としては、本出願人による特開昭 6 3 - 8 1 9 7 9 号公報がある。

上記公報においては、入力パッファ回路を構成

すなわち、 従来技術においては、 出力トランジスタの静電破壊対策について充分な配慮がなされておらず、 第12 図、及び第13 図の経路 A でですように、 P 形半導体基板 3 3 上面に帯電したなでが、 スクライブ・ガードリング 3 6 に集中しして D 形半導体 本の 2 2 で 2 2 2 2 2 2 2 2 2 2 2 2 2 3 8 のソース・ドレイン領域を構成する n で 拡散 暦 3 2 c へ 集中的に流れ、これを破壊してしまう問題がある。

また、ゲートコント距離(ゲート電極とコンタクトホールとの間の距離)を広くすると静電破壊耐圧が向上することが知られているが、出力バッファ回路における全てのゲートコント距離を広くしてしまうと、ゲート電極間の拡敗容量が増加し、出力信号配線の出力容量が増大してしまう問題がある。

一方、近年、回路動作の高速化に伴い、信号の 立ち上がり時間が非常に短くなっているが、信号 の立ち上がり時間が短くなると、出力側において は、リンギング現象が発生し易くなる。

このため、このリンギング現象に起因する出力 に接続された回路の誤動作が顕著となり、回路助 作の铝類性が大幅に低下してしまう問題がある。

本発明は上記録題に着目してなされたものであ り、その目的は、入力、及び出力トランジスタ双 方の静電破壊を防止し、信頼性の高い半導体装置 を得ることにある。

本発明の前記ならびにその他の目的と新規な特徴は、明細苷の記述および添付図面から明らかになるであろう。

## [課題を解決するための手段]

本願において開示される発明のうち、代安的な ものの概要を簡単に説明すれば、以下のとおりで ある。

すなわち、第1に、半導体チップの最外層に導 酸体からなるガードリング配線が周歇され、かつ、 前記半導体チップの内方に形成された入出力回路 領域に複数の出力トランジスタによって构成され た出力パッファ回路を備える半導体装置であって、

ール部と、前記入力、または出力MIS形トランジスタを构成するゲート医極との間の距離を、前記外部増予に近づくにしたがって大となるようにした半辺体装配である。

## (作用)

上記した第1の手段によれば、ガードリング配

前記出力パッファ回路とガードリング配線との間における半導体基板に抵抗領域を形成した半導体装置である。

第3に、半導体チャブに形成された外部端子から延設される信号、または色源電圧用配線が、前記半導体チャブの入出力回路領域に形成された入力、または出力MIS形トランジスタを構成する拡散層と2以上のコンタクトホール部によって導過された半導体装置であって、前記コンタクトホ

職と半導体基板との間の抵抗領域の作用により、 出力バッファ回路に流れる電荷が抑制されるため、 出力バッファ回路における電流袋中に起因する静 電破線が防止される。

第2の手段によれば、上記と同様に出力バッファ回路における電荷の袋中が防止されるため、その仲電破壊を抑制できるとともに、保号の立ち上がり時間が短時間になることにより生じるリンギングによる出力波形の歪が抑制されるため、これに起因する出力始子に接続された回路の誤動作を防止できる。

第3の手段によれば、節電破場の発生率の高い 外部 端子側のコンタクトホール部とゲート 包括と の間の距離を長くするため、出力トランジスタの 出力容量を増加させることなく、節包破場引圧を 向上させることができる。

第4の手段によれば、ガードリング配線内の窓 間は、半期体基板を介して、容宜の大きな電源電 圧用ガードリング配線側に放電されるため、半期 体基板に形成された栞子における静電破場が防止 される。

(実施例1)

第1図は本発明の一実施例である半導体装置の 出力バッファ回路を示す斜視図、第2図はこの半 型体装置の全体を示す平面図である。

第2 図に示す本実施例1 の半切体装配は、例えば、4 Mピット・ダイナミックRAM(以下、DRAMという) が初成された半切体チップ(以下、単にチップという) 1 a である。

チップ1aは、その最外周に周設されたスクライブ・ガードリング配線(以下、ガードリング配線(以下、ガードリングという)2と、チップ1aの中央に配置された周辺回路領域3aの上下に配置されたメモリセルアレイ4、4と、チップ1aの両端部に配置された月辺回路領域3 bと、チップ1aの両端部に配置された入出した周辺回路領域3a.3 b、メモリセルアに4、及び入出力回路領域により投放回路案子領域が构成されている。

成されている。

また、上記した入出力回路領域 5 には、MIS 形トランジスタである、例えば、MOS形トラン ジスタによって构成された複数の入出力バッファ 回路と、これら入出力バッファ回路に電気的に接 続された A & 等からなるポンディング・パッド ( 外部端子) 6 とが配置されている。

次に、本実施例1のチップ1aの入出力回路領域5における出力バッファ回路の詳細を第1図により説明する。

このゲート酸化腺8aの上面には、多結晶Si 等からなる複数のゲート電塩9がパターン形成されており、これら複数のゲート質塩9の間の基板 7に、砒燥(As)等からなるn形不純物がドープされ、ソース、ドレイン領域であるn。 拡散図 上記ガードリング 2 は、アルミニウム (A ℓ) 等の導電材料で构成され、チップ 1 a に対して基板電圧を供給するため、例えば、 — 3 V の基板電位 (Vana) に設定されている。

また、ガードリング 2 は、酸 化 服 からカリウムイオン (K・) やナトリウムイオン (N a・) 容の不純物イオンがチップ 1 a の内方へ侵入してしまうことを防止する機能を有している。

上記メモリセルアレイもは、例えば、1トランジスタ形のメモリセルによって构成されており、メモリセルにおけるトランジスタは、例えば、 nチャネルMOS形トランジスタによって构成されている。

上記した周辺回路領域 3 a には、メモリセルアレイ 4 における所定のメモリセルを指定するアドレスデコーダ回路などが配置され、また、上記した周辺回路領域 3 b には、メモリセルからの出力倡号を増幅するセンスアンプ回路などが配置されており、これら周辺回路は、例えば、CMOS (Complementary 40S)トランジスタ報道によって初

1 0 が形成されている。なお、チャネル長は、 2.
 5 μm ~ 3.5 μm 程度である。

さらに、上記したゲート酸化膜8a.及びフィールド酸化膜8bの上面には、ゲート窓極9を被 短するように、リンケイ酸ガラス(PSG)等からなる絶縁膜11が被着されている。

この絶縁限11の上面には、上紀したバッド6と、このバッド6と窓気的に接続され、かつ、出力信号を取り出す出力信号配線12がバターン形成されており、この出力信号配線12はコンタクトホール部13aを介して上紀したπ・拡散階10と窓気的に接続され、出力バッファ回路が构成されている。なお、出力信号配線12は、Aℓ等により初成されている。

本実施例1のチップ1aにおいては、出力バッファ回路とガードリング2との間における基板7に、第2の半辺体領域であるn ウェル14aと、このnウェル14aに囲まれた第1の半辺体領域であるn・拡散層15aとによって构成された抵抗領域がガードリング2に沿って形成されており、

さらに、この n ・ 拡散圏 1 5 a は、コンタクトホール部 1 3 b、及び絶縁膜 1 1 上にパターン形成された配線 1 6 を介してパッド 6 と電気的に接続されている。

また、ガードリング2の下方の基板7においても、上記した n ウェル1 4 a に対向する位置に、n ウェル1 4 b、及びこの n ウェル1 4 b に囲まれた n・ 拡散層15 b とガードリング2 とはコンタクトホール13 c を介して電気的に接続されている。

上配した n ウェル 1 4 a . 1 4 b は、例えば、n 形不純物であるリン (P) が、 基板 7 に迎入され形成された領域であり、例えば、 その設度は 1 × 1 0 ° 個/ co²、また、その抵抗値は、 5 0 0 ~ 7 0 0 0 / □程度である。

なお、このようなnウェル14a、14bは、例えば、CMOS构造によって構成される上記した周辺回路のnウェルを所定の熱拡散法、あるいはイオン注入法、および無処理により形成する際、同時に形成すれば良い。

向へ流れる。

この際、基板 7 における電荷の経路には、n ウェル 1 4 b、及び n ウェル 1 4 a が形成されているため、この n ウェル 1 4 a , 1 4 b の抵抗によって受荷の流れが抑制される。

したがって、本実施例 1 によれば、 n ウェル 1 4 a 、及び n ウェル 1 4 b の抵抗により、 電荷の 流れが抑制されるため、出力バッファ 回路を祝成 する出力 M O S 形トランジスタの n ・ 拡散層 1 0 やゲート 酸化 収 8 a において電流 袋中が生じないため、 その節 包破 娘が防止される。 この結果、 信 額性の高い半辺体装置が提供される。

〔 実施例 2 〕

第3図は本発明の他の実施例である半辺体装置の出力バッファ回路を示す平面図、第4図は第3図IV-IV線の断面図である。

また、各々の n ウェル 1 4 a . 1 4 b によって 囲まれた n · 拡散圏 1 5 a . 1 5 b は、例えば、 n 形不純物である A s が、 基板 7 に 取入され形成 された 領域であり、例えば、 その 紅皮は 1 × 1 0 · ~ 1 × 1 0 ° 0 個 / cm ° 、また、 その抵抗値は、 4 0 ~ 5 0 0 / □程度である。

なお、n・拡散習15a,bは、例えば、出力
バッファ回路のMOSトランジスタにおけるn・
拡散習10を形成する際、同時に形成すれば良い。
nウェル14a,14bを、リンによって視成した理由は、リンはASよりも拡散係及が大きいため、拡散の際に基板7における積方向の広がりを良好にすることができ、nウェル14a,14bの抵抗値をn・拡散習15a,15bよりも高く維持することができるためである。

次に、本実施例1の作用を説明する。

チップ 1 a 上の電荷は、 n ウェル 1 4 b 、及び n ・ 拡散層 1 5 b の上方のガードリング 2 部分に 築中し、コンタクトホール部 1 3 c を介して基板 7 に流れ、さらに出力MOS形トランジスタの方

第3図、及び第4図に示す本実施例2のチップ1bにおいては、出力MOS形トランジスタの出力信号配線12とパッド6とが、コンタクトホール部13d、13e、及び基板7に形成された第2の半辺体領域であるnゥェル14cとこれに囲まれた第1の半辺体領域であるn・拡散15cとから複成された第1の抵抗領域を介して接続されている。

すなわち、出力信号配数 l 2 とパッド 6 との間には拡散抵抗が接続されている。

出力信号配線12とバッド6との間の抵抗値は、出力波形がなまらないよう数Ω~数百Ω (0Ωでもよい) に設定されている。この抵抗値の設定方法は、出力MOS形トランジスタの大きさ等によっても変わるが、例えば、コンタクトホール部13d,13eの長さをWとすると、W/L=10程度となるように設定されている。

さらに、ガードリング2の下方の基板7におい

本実施例 2 によれば、チップ 1 b 上の電荷は、 n ウエル 1 4 b 、及び n \* 拡散 層 1 5 b の上方の ガードリング 2 部分に築中し、コンタクトホール 部 1 3 c を介して、互いに対向する n ウェル 1 4 b と n ウェル 1 4 c との間を流れるようになる。

この際、電荷の流れは、 n ウェル 1 4 b 、及び n ウェル 1 4 c により抑制され、さらに、 n・拡 数 2 1 5 c を介してパッド 6 から放電される。

このため、出力MOS形トランジスタにおける電流集中が発生せず、その静電破壊が防止される。

さらに、本実施例2によれば、出力信号配線1 2とパッド6との間にn・拡散層15c、及びこれを囲むnウエル14cによる拡散抵抗を接続し

m程度、ゲートコント距離 b は 3 μ m程度、ゲートコント距離 c は 2 μ m程度、ゲートコント距離 d は 1 μ m程度、コンタクトホール 1 3 a の一辺は 1 μ m程度である。

ところで、一般に、ゲートコント 距離を広くすると、静電破壊耐圧が向上することが知られているが、各出力MOS形トランジスタの全てのゲートコント距離を広くしてしまうと、出力MOS形トランジスタの出力容量が増加し、高速助作に逆行することになる。

そこで、ゲートコント距離の全てを広くするのではなく、炉電破場の発生率が高いバッドもに近い側のゲートコント距離 a を広く、卵電破場の発生が少ないバッドもから離れたゲートコント距離 d を狭くしてやることにより、出力MOS形トランジスタの出力容量を増加させることなく、静電破場耐圧を向上させることができる。

なお、以上の説明では、出力信号配線 1 2 におけるコンタクトホール 1 3 a とゲート 包ේ 9 との間の距離のみを変化させる場合について説明した

たため、回路助作が高速化し、倡号の立ち上がり時間が短時間になってもリンギングによる出力被形の重が防止され、これに起因するパッド 6 に接続された回路の誤助作を防止することができる。 (実施例3)

第5図は本発明のさらに他の実施例である半期体装配の出力パッファ回路を示す平面図、第6図は本実施例の変形例である出力パッファ回路を示す平面図である。

第5 図に示す本実施例3のチップ1 c においては、出力倡号配線12における各コンタクトホール部13 a と各ゲート電極9 との間の距離(以下、ゲートコント距離という) a ~ d が、パッド6に近づくにしたがい次第に大となるように設計されている。

すなわち、静電破壊の発生率が高いパッド 5 に近い側のゲートコント距離 a を広く、静電破壊の発生率が低いパッド 6 から離れているゲートコント距離 d を狭く設計してある。

なお、例えば、ゲートコント距離αは4~5μ

が、例えば、第6図のチップ1dに示すように、 電源促圧用配線であるVcc配線17、及びVzi配線18におけるコンタクトホール13 f. 13g とゲート電極9との間のゲートコント距離e~g を変化させても良い。この場合においても、パッ ド6に近い側のゲートコント距離eを広く、パッ ド6から違いゲートコント距離gを狭く設計する。 なお、Vccは、例えば、5 V、Vzeは、例えば、 0 Vであり、図示はしないが所定のパッド6と電 気的に接続されている。

#### 〔寒施例4〕

第7 図は本発明のさらに他の実施例である半収体装置の要部を示す平面図、第8 図は第7 図 〒 - 収録の断面図である。

本実施例4においては、第7図、及び第8図に示すように、チップ1 eの Q外間に配置されたガードリング2 の内間に、ガードリング2 に沿って平行に延びる Vec用ガードリング配線19、Val用ガードリング配線20が、チップ1 eの内方に向かって頃に配置されている。

また、第8図に示すように、これら Vec 用がードリング配線 1 9、 V・用がードリング配線 2 0 の下間の基板 7 には、第1の半切体領域である n \* 拡及 2 0 半切体領域 n ウェル 1 4 d . 1 4 e が、 V cc 用がードリング配線 1 9、 及び V・用がードリング配線 2 0 の延びる方向に沿って形成されている。

さらに、n° 拡散層 1 5 d, 1 5 e は、それぞれコンタクトホール部 1 3 h, 1 3 i を介して V cc用ガードリング配線 1 9 、 V ... 用ガードリング 配線 2 0 に接続されている。

なお、入力バッファ回路21におけるn・拡散 图22の下層においても従来技術と同様にnウェ ル23が形成されている。

また、図示はしないが出力バッファ回路は、前 紀実施例1~3で説明したいずれかの初造となっ

ードリング配線 1 g の下方の基板 7 に、この V e e 用ガードリング配線 1 g に沿って延びる n ・拡散 層とこの n ・拡散層を取り囲む n ウェルを形成し、この n ・拡散層と V e e 用ガードリング配線 1 g とをコンタクトホール部によって 気気的に接続する。これによって、半導体チップ 1 f において、 V e e 用ガードリング配線 1 g よりも内方に形成され

以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で和々変更可能であることはいうまでもない。

た所定の袋和回路発子の卵電破場が防止される。

例えば、実施例3においては、ゲートコント距離をパッドに近づくにつれ次算に広くした場合について説明したが、これに限定されるものではなく、例えば、ゲートコント距離をパッドに近づくにつれ段階的に広くしても良い。

また、実施例1~4においては、nウェルをリン、n°拡散圏をAsとしたが、これに限定され

ている。

本実施例 4 によれば、ガードリング 2 上の①荷は、コンタクトホール部 1 3 cを介して、 基板 7 へ流れ、その役、 n ウェル 1 4 d、 あるいは 1 4 e で抑制され、これら n ウェル 1 4 d、 あるいは 1 4 e から n \* 拡 股 2 1 5 d を介して容量の大きな V。 用ガードリング配線 2 0 へ流れ放電される。

このため、入出力回路領域 5 内での電流袋中が発生せず、入力バッファ回路 2 1 、あるいは出力バッファ回路 (第1 図参照) におけるMOS形トランジスタの n ・ 拡放圏やゲート酸化膜などの静電破壊が防止され、倡類性の高い半導体装置が提供される。

なお、実施例 4 の変形例として、第 9 図に示す チップ 1 「のように、入出力回路領域 5 よりも内 方に V e e 用ガードリング配線 1 9 を配置しても良い。

この場合においても、図示はしないがVee用が

るものではなく、他のn形不純物でも良い。

また、実施例1、2 および4 においては、出力バッファ回路をMOS形トランジスタによって構成した場合について説明したが、これに限定されるものではなく、例えば、バイポーラ形トランジスタであっても、その静電破壊を防止することができる。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるDRAMが形成された半切体装配に適用した場合について説明したが、これに限定されるものではなく 哲々迎用可能であり、例えば、ゲートアレイ等の 始理回路が构成された他の半切体装置に適用する こともできる。

## [発明の効果]

本頭において開示される発明のうち、代設的なものによって得られる効果を御単に説明すれば、下記のとおりである。

すなわち、ガードリング配数と半辺体 基板との 間の抵抗領域の作用により、出力バッファ回路に 流れる包荷が抑制されるため、出力バッファ回路 における包流袋中に起因する静色破壊が防止される。

また、半切体チャプ上に形成された外部端子と、出力パッファ回路から出力信号を取り出す出、出力信号を取り出す出、出力に抵抗領域により、ためにないの電荷の終中が防止されるのの電荷の終中が防止されるのの電荷の終中が防止されるととにより生じるり、たり時間が短時間になることにより生じるカングによる出力波形の透がれた回路の誤助作を防止できる。

また、印電破場の発生率の高い外部増予側のコンタクトホール部とゲート包括との間の距離を長くするため、出力バッファ回路の出力容量を増加させることなく、印色破場耐圧を向上させることができる。

さらに、ガードリング配線の内周に配置された 電源包圧用ガードリング配線により、半辺体チップの最外周に配置されたガードリング配線内の紅

第9図は、実施例4の変形例である半導体装置の要部平面図、

第10図は、従来の半導体装配の入力バッファ 回路を示す平面図、

第11図は、第10図XI-XI級の断面図、 第12図は、従来の半切体装配の出力バッファ 回路を示す平面図、

第13図は、第12図 X II — X II 線の断面図である。

荷は、半切体基板を介して、容量の大きな電源電 圧用ガードリング配線側に放電されるため、半切体チップに形成された発子における静電破線が防止される。

以上により、静電破壊耐圧に優れた個類性の高い半導体装配を提供することができる。

## 4. 図面の簡単な説明

第1 図は、本発明の一実施例である半導体装置 の出力バッファ回路を示す斜視図、

第2図は、この半項体装置の全体を示す平面図、 第3図は、本発明の他の実施例である半導体装 歴の出力バッフェ回路を示す平面図、

第4 図は、第3 図 Ⅳ - Ⅳ 線の断面図、


第 5 図は、本発明のさらに他の実施例である半 退は装置の出力バッファ回路を示す平面図、


第6図は、実施例3の変形例である出力バッファ回路を示す平面図、

第7図は、本発明のさらに他の実施例である半 切体装置の要部を示す平面図、


第8図は、第7図1個-1個線の断面図、

・・・Vcc 配線、18・・・Vac 配線、19・・・Vcc 用がードリング配線、20・・・・Vac 用がードリング配線、20・・・・Vac 用がードリング配線、21・・・入力パッファ回路、22・・・ロウェル、23・・・ロー 拡散層、L・・・コンタクトホール 部間の 距離、 W・・・コンタクトホール 部間の 距離、 W・・・コンタクトホール 部間の 距離、 32・・・コンタクトホール 部別、33・・・ロー な 散圏、33・・・ロー な 散圏、33・・・ロー な 散圏、33・・・ロー な 散 抵抗、35・・・ロウェル、36・・・スクライブ・ガードリング、37・・・コンタクトホール 部、38・・・出力 MOS 形トランジスタ、A・・・電荷 辞 路。






**-341-**




第7図




1 e: 半導体チップ 19: Vcc用ガードリング配線 20: Vse用ガードリング配線 14e,l4d: nウエル(抵抗領域) 15e,l5d: nt拡散層(抵抗領域)

第8図



-342-

第10 図



32b 34 30 320 31

1f: 半導体チップ

